管理员
最后登录1970-1-1
在线时间 小时
注册时间2013-3-25
|
RCC ：reset clock control 复位和时钟控制器。
这里我们主要讲解时钟部分，特别是要着重讲解时钟树部分，理解了时钟树，STM32的一切时钟的来龙去脉都会了如指掌。
RCC主要作用是（时钟部分）：
设置系统时钟SYSCLK、设置AHB分频因子（决定HCLK等于多少）、设置APB2分频因子（决定PCLK2等于多少）、
设置APB1分频因子（决定PCLK1等于多少）、设置各个外设的分频因子；控制AHB、APB2和APB1这三条总线时钟的开启、
控制每个外设的时钟的开启。
对于SYSCLK、HCLK、PCLK2、PCLK1这四个时钟的配置一般是：PCLK2 = HCLK = SYSCLK = 72M，PCLK1=HCLK/2 = 36M。
这个时钟配置也是库函数的标准配置，我们用的最多的就是这个。
RCC基本框图——时钟树剖析
时钟树单纯讲理论的话会比较枯燥，如果选取一条主线，并辅以代码，先主后次讲解的话会很容易，而且记忆还更深刻。
我们这里选取库函数时钟系统时钟函数：SetSysClockTo72(); 来讲解，这个函数也是我们用库的时候默认的系统时钟
设置函数。该函数的功能是利用HSE把时钟设置为：PCLK2 = HCLK = SYSCLK = 72M，PCLK1=HCLK/2 = 36M。下面我们就
以这个代码为主线来分析时钟树，对应的是图中的黄色部分，代码流程在时钟树中以数字的大小顺序标识。
一、系统时钟
①、HSE：高速外部时钟信号
HSE是高速的外部时钟信号，可以由有源晶振或者无源镜头提供，频率从4-16MHZ不等。，当使用有源晶振时，时钟从OSC_IN
引脚进入，OSC_OUT引脚悬空，当选用无源晶振时，时钟从OSC_IN和OSC_OUT进入，并且要配谐振电容。HSE最常使用的就是
8M的无源晶振。当确定PLL时钟来源的时候，HSE可以不分频或者2分频，这个由时钟配置寄存器CFGR的位17：PLLXTPRE设置，
我们设置为HSE不分频。
②、PLL时钟来源
PLL时钟来源可以有两个，一个来自HSE，另外一个是HSI/2，具体用哪个由时钟配置寄存器CFGR的位16：PLLSRC设置。
HSI是内部低速的时钟信号，频率为8M，根据温度和环境的情况频率会有漂移，一般不作为PLL的时钟来源。
这里我们选HSE作为PLL的时钟来源。
③、PLL时钟PLLCLK
通过设置PLL的倍频因子，可以对PLL的时钟来源进行倍频，倍频因子可以是:[2,3,4,5,6,7,8,9,10,11,12,13,14,15,16]，具体设置成多少，
时钟配置寄存器CFGR的位21-18：PLLMUL[3:0]设置。我们这里设置为9倍频，因为上一步我们设置PLL的时钟来源为HSE=8M，所以经过
PLL倍频之后的PLL时钟：PLLCLK = 8M *9 = 72M。72M是ST官方推荐的稳定运行时钟，如果你想超频的话，增大倍频因子即可，最高为128M。
我们这里设置PLL时钟：PLLCLK = 8M *9 = 72M。
④、系统时钟SYCSLK
系统时钟来源可以是：HSI、PLLCLK、HSE，具体的时钟配置寄存器CFGR的位1-0：SW[1:0]设置。
我们这里设置系统时钟：SYSCLK = PLLCLK = 72M。
⑤、APB总线时钟HCLK
系统时钟SYSCLK经过AHB预分频器分频之后得到时钟叫APB总线时钟，即HCLK，分频因子可以是:[1,2,4，8，16，64，128，256，512]，具体的由
时钟配置寄存器CFGR的位7-4 ：HPRE[3:0]设置。片上大部分外设的时候都是经过PCLK分频得到，至于AHB总线上的外设的时钟设置为多少，得等到
我们使用该外设的时候才设置，我们这里只需粗线条的设置好APB的时钟就好了。
我们这里设置为1分频，即HCLK=SYSCLK=72M。
⑥、APB2总线时钟
APB2总线时钟PCLK2由HCLK经过高速APB2预分频器得到，分频因子可以是:[1,2,4，8，16]，具体的由时钟配置寄存器CFGR的位13-11：PPRE2[2:0]决定。
HCLK2属于高速的总线时钟，片上高速的外设就挂载到这条总线上，比如全部的GPIO、USART1、SPI1等。至于APB2总线上的外设的时钟设置为多少，
得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好APB2的时钟就好。
我们这里设置为1分频，即PCLK2 = HCLK = 72M。
⑦、APB1总线时钟
APB1总线时钟PCLK1由HCLK经过低速APB预分频器得到，分频因子可以是:[1,2,4，8，16]，具体的由时钟配置寄存器CFGR的位10-8：PRRE1[2:0]决定。
HCLK1属于低速的总线时钟，最高为36M，片上低速的外设就挂载到这条总线上，比如USART2/3/4/5、SPI2/3，I2C1/2等。至于APB1总线上的外设的时钟设置为多少，
得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好APB2的时钟就好。
我们这里设置为2分频，即PCLK1 = HCLK/2 = 36M。
二、其他时钟
通过对系统时钟设置的讲解，整个时钟树我们已经把握的有六七成了，剩下的时钟部分我们讲解几个重要的。
A、USB时钟
USB时钟是由PLLCLK经过USB预分频器得到，分频因子可以是：[1,1.5]，由时钟配置寄存器CFGR的位22：USBPRE配置。USB的时钟最高是48M，根据分频因子反推过来算，
PLLCLK只能是48M或者是72M。一般我们设置PLLCLK=72M，USBCLK=48M。USB对时钟要求比较高，所以PLLCLK只能是由HSE倍频得到，不能使用HSI倍频。
B、Cortex系统时钟
Cortex系统时钟由HCLK 8分频得到，等于9M，Cortex系统时钟用来驱动内核的定时器SysTick，SysTick一般用于操作系统的时钟节拍，也可以用做普通的定时。
C、ADC时钟
ADC时钟由PCLK2经过ADC预分频器得到，分频因子可以是[2,4,6,8]，很奇怪的是没有1分频。ADC时钟最高是14M，如果采样周期设置成最短的1.5个周期的话，
ADC的转换时间可以达到最短的1us。如果真要达到最短的转换时间1us的话，那ADC的时钟就得是14M，反推PCLK2的时钟只能是：28M、56M、84M、112M，
鉴于PCLK2最高是72M，所以只能取28M和56M。
D、RTC时钟、独立看门狗时钟
RTC时钟可由HSE/128分频得到，也可由低速外部时钟信号LSE提供，频率为32.768KHZ，也可由低速内部时钟信号HSI提供，具体选用哪个时钟
由备份域控制寄存器BDCR的位9-8：RTCSEL[1:0]配置。独立看门狗的时钟由LSI提供。
E、MCO时钟输出
MCO是microcontroller clock output的缩写，是微控制器时钟输出引脚，在STM32 F1系列中 由 PA8复用所得，主要作用是可以对外提供时钟，相当于一个有源晶振。
MCO的时钟来源可以是：PLLCLK/2、HSI、HSE、SYSCLK，具体选哪个由时钟配置寄存器CFGR的位26-24：MCO[2:0]决定。我们还可以通过监控MCO引脚的时钟输出
来验证我们的系统时钟配置是否正确。
如何自定义系统时钟教程
RCC—复位和时钟控制.pdf
(469.59 KB, 下载次数: 384)
|
|
[复制链接]
发表于 2015-9-30 13:29:19
提升卡
楼主
发表于 2015-10-13 08:47:51
发表于 2015-12-8 16:57:09
来学习了