本人亲手绘制，484引脚的FPGA板子用四层搞定！

jack_pcb · 发表于 2016-7-15 22:04:46

本人也代写作业，抄作业，打男老师，女老师，小学生！！！

上图：

满地落叶est · 发表于 2016-7-15 22:30:12

贼鸡巴漂亮

Mr.Guo · 发表于 2016-7-16 11:19:37

挺漂亮的，，，，你画的？？

fire · 发表于 2016-7-16 11:30:46

是不是你上次说的 4G 控制板

万卿月 · 发表于 2016-7-16 12:38:08

高手就是不得了啊

郑倚云 · 发表于 2016-7-16 14:30:48

只是发图不够给力啊，要分享点经验才行啊

jack_pcb · 发表于 2016-7-16 19:02:21

Mr.Guo 发表于 2016-7-16 11:19
挺漂亮的，，，，你画的？？

是的，可以验明正身

jack_pcb · 发表于 2016-7-16 19:02:45

fire 发表于 2016-7-16 11:30
是不是你上次说的 4G 控制板

不是的，25G的信号板已经批量了

jack_pcb · 发表于 2016-7-16 19:03:39

郑倚云发表于 2016-7-16 14:30
只是发图不够给力啊，要分享点经验才行啊

你想要什么方面的经验呢？

jack_pcb · 发表于 2016-7-16 19:06:38

郑倚云发表于 2016-7-16 14:30
只是发图不够给力啊，要分享点经验才行啊

分享图片就是等于分享经验，告诉你们如何出线，如打孔，但是这么多的查看根本没有人发表看法？有没有看到打孔是往四个象限打的，走线等间距，尽量满足3W规则，如果不是很重要的信号间距可以更小。

jack_pcb · 发表于 2016-7-16 19:12:36

还有正面的器件BGA面尽量满足3-5MM布器件，主要是维修与空间贴片要求。底层放的电容为什么可以那样放置，会不会离线太近，离VIA太近?可以告诉你的是现在的工艺在1OZ的铜厚下间距可以5MIL。这是因为BGA区VIA的密度太大，容易形成铜皮断开，导致内层参考层不连续。这会影响高速阻抗问题。会引起反射和EMI。导到信号质量较差。从而引影板子的整体性能，或许在高低温试验时就会发生死机现像。

小胖斯德哥尔摩 · 发表于 2016-10-28 23:00:21

给大神点个赞，我想问一下大神这个如果在学校的话怎么学？有没有比较好的教程

王力斯 · 发表于 2018-5-27 21:04:02

优秀的同志

touchliang · 发表于 2018-7-25 11:44:38

进来膜拜一下大神，顺便学习一下

账号		自动登录	找回密码
密码			注册

本人亲手绘制，484引脚的FPGA板子用四层搞定！

主题推荐