各位大佬这是怎么回事？

Materialism

在跟随火哥《凌云FPGA》进行fifo的ip仿真时，仿真数据没有输出，如下图，仿真点击停止，出现如下文字，请问各位大佬这种情况怎么办？
WARNING: [Simulator 45-29] Cannot open source file /wrk/ci/prod/2020.2/sw/continuous/733/packages/customer/vivado/data/ip/xilinx/fifo_generator_v13_2/simulation/fifo_generator_vlog_beh.v: file does not exist.

菠萝片

会不会是路径太深了，把工程来出来再打开试试

Materialism

菠萝片 发表于 2022-8-20 09:55
会不会是路径太深了，把工程来出来再打开试试

我又写了一遍，fifo有返回了，但是这个warning还是存在，暂且先搁置吧，目前原因不明。